# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-358016

(43) Date of publication of application: 26.12.2001

(51)Int.CI.

H01F 17/00

(21)Application number: 2001-135437

(71)Applicant: TAIYO YUDEN CO LTD

(22)Date of filing:

28.12.1991


(72)Inventor: ONO SHUNICHI

## (54) LAMINATED CHIP INDUCTOR

## (57)Abstract:

PROBLEM TO BE SOLVED: To provide a high-performance laminated chip inductor at a low cost, where DC resistance is small less effected by a magnetic field generated by a through hole, with no need for increased number of turns.

SOLUTION: At forming a coil pattern 3 by printing a conductor paste on a ferrite sheet 1, two sheets with the same coil patterns are stacked to branch a part of a coil conductor, and connection with a through-hole conductor is repeated at four corners where the patterns are orthogonal to each other on the ferrite sheet piece 1, constituting a single coil.



### **LEGAL STATUS**

[Date of request for examination]

02.05.2001

[Date of sending the examiner's decision of rejection] 04.11.2003

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

2003-23480

rejection]

[Date of requesting appeal against examiner's decision 04.12.2003 of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号

特開2001-358016 (P2001-358016A)(43)公開日 平成13年12月26日(2001.12.26)

(51) Int. Cl. 7

識別記号

FΙ H01F 17/00 テーマコード(参考)

D 5E070

H01F 17/00

審査請求

請求項の数5

OL

(全5頁)

(21)出願番号

特願2001-135437(P2001-135437)

(62)分割の表示

特願平10-266960の分割

(22)出願日

平成3年12月28日(1991.12.28)

(71)出願人 000204284

太陽誘電株式会社

東京都台東区上野6丁目16番20号

(72)発明者 大野 俊一

東京都台東区上野6丁目16番20号 太陽誘

電株式会社内

(74)代理人 100075214

弁理士 丸岡 政彦


Fターム(参考) 5E070 AA01 AB01 CB06 CB13 CB17

#### (54) 【発明の名称】積層チップインダクタ

#### (57)【要約】

【課題】 巻数を増すことなく、直流抵抗が低くスルー ホールによって発生する磁界の影響が小さい高性能の積 層チップインダクタを安価に提供する。

【解決手段】 フェライトシート片1上に導体ペースト を印刷してコイル用パターン3を形成する際、同一のコ イル用パターンを形成したシートを2枚づつ重ね合わせ ることにより、コイル導体の一部を分岐し、フェライト シート片 1 上においてパターン同士が相互に直交する位 置である四隅の四カ所においてスルーホール導体で接続 することを繰り返して一個のコイルを構成してなること を特徴とする。



#### 【特許請求の範囲】

【請求項1】 積層されたフェライトシートからなる積層体に内設されたコイル導体がスルーホールを介してらせん状に周回し、その始端と終端とが該積層体の側面に形成されたそれぞれ別の外部端子に接続されてなる積層チップインダクタにおいて、それぞれ主経路導体と副経路導体とをなし両端部が相互に接続されて2重導体パターンを形成する同形状の導体パターンを有し積み重ねられた2枚のフェライトシートの組がさらに複数組積み重ねられ、隣接する該組の該導体パターン同士が相互に直でする位置において柱状のスルーホールによって接続されてらせん状に周回する2重コイル導体が形成されていることを特徴とする積層チップインダクタ。

1

【請求項2】 積層されたフェライトシートからなる積層体に内設されたコイル導体がスルーホールを介してらせん状に周回し、その始端と終端とが該積層体の側面に形成されたそれぞれ別の外部端子に接続されてなる積層チップインダクタにおいて、それぞれ主経路導体と副経路導体とをなし両端部が相互に接続されて2重導体パターンを形成する同形状の導体パターンを表裏両面に有するフェライトシートが、スルーホールを有し導体パターンを有しない間挟フェライトシートを介して複数枚積み重ねられ、該間挟フェライトシートを介して対向する該導体パターン同士が相互に直交する位置において柱状のスルーホールによって接続されてらせん状に周回する2重コイル導体が形成されていることを特徴とする積層チップインダクタ。

【請求項3】 前記フェライトシートの平面形状が矩形であり、前記導体パターンが3/4ターン以下であり、前記柱状のスルーホールが該フェライトシート平面の四 30 隅部に穿設されてなる、請求項1または2記載の積層チップインダクタ。

【請求項4】 前記柱状のスルーホールは、少なくとも3つのスルーホールが厚み方向に重なって形成されていることを特徴とする請求項1または2記載の積層チップインダクタ。

【請求項5】 前記柱状のスルーホールは、前記コイル 導体よりも低い直流抵抗値を有することを特徴とする請 求項1または2記載の積層チップインダクタ。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は積層チップ形のイン ダクタに関する。

[0002]

【従来の技術】従来から積層チップインダクタは積層技術を利用して、重畳されたセラミックのグリーンシートの中を一本の内部導体が螺旋状に周回するようになっている。すなわち積層チップインダクタは此等のシートに設けたスルーホールを介在してシート間の導体の連絡を行うと共に内部導体の始端と終端とにそれぞれ別の外部 50

電極端子が接続されて一体化されたチップ形状のインダ クタである。

【0003】なお積層チップインダクタの製造方法としては、シートを積層する代わりに厚膜印刷技術によって内部導体とインダクタの基体になるセラミックスとを交互に印刷して積層する方法も採用されている。

[0004]

【発明が解決しようとする課題】積層チップインダクタにおいても小形化が要望されると共に更に大きなインダクタンスを要請されることが多い。大きなインダクタンスを得るために巻き数を多くすると直流抵抗値が大となり品質係数のQが低下するという問題点があった。

【0005】すなわちインダクタとして使用する場合、その直流抵抗値は低い方が望ましい。直流抵抗値の大部分は内部導体の抵抗値であり此を低くする為には内部導体の全長を短くし且つ電流に対する断面積を大きくすればよいことになる。しかしながら内部導体の全長は所望のインダクタンスを得るために必要な長さがあるので、大きなインダクタンスを得ると同時に直流抵抗値を低くするためには導体の断面積すなわち導体の幅と厚さとの積を大きくする方法をとることになる。導体の幅を大きくすると磁束が通るセラミックスの基体部分が少なくなるためインダクタンス値は減少する。また導体を厚くするには印刷上の困難や圧着時の歪み発生などの問題があった。以上に述べたように内部導体の直流抵抗値を低くすることは困難であった。

【0006】これを解決するために互いに異なった一対の内部導体を同一のチップ内に独立的に配して此等の最初の部分同士と最後の部分同士とをそれぞれ接続するという考案も示されていた。しかしながら此の場合は同一の基体に二個のコイル導体を内設するため設計ならびに工程が複雑になってコストの上昇をまねくという欠点があった。

【0007】したがって本発明の目的は巻き数を増加することなく直流抵抗値を低くして高性能の積層チップインダクタを安価に提供することにある。

[0008]

【課題を解決するための手段】本発明者は上述の目的を達成するために積層チップインダクタの作成に当たって40 コイル導体の直流抵抗値を低くする点について研究を進めた。この結果、コイル導体の一部分を分岐して複数個の経路を形成することによって直流抵抗値を低く出来ることを見い出した。具体的には、同一の導体パターンを形成したフェライトグリーンシートを2枚ずつ重ね合わせてスルーホール導体で接続することを繰り返すことれるように、同一の導体パターンを表裏両面に形成したフェライトグリーンシートを間に挟んで、重ね合わせてスシーホール導体で接続することを繰り返すこともでき

3

る。言い換えると単一のコイル導体でありながら部分的 に分岐された複数の経路を形成することによって直流抵 抗値を低くでき上述の課題を解決できることを見い出し た。ここで上記の場合には重ね合わされた連続する2組 すなわち4面の導体パターンは3つのスルーホールが重 なって一つの柱状となったスルーホールで接続されるこ とになる。このスルーホールは、従来の一重のコイルに おけるスルーホールと比較して厚み方向の長さが約3倍 になるので、このスルーホールによって発生する、コイ ルの磁界と垂直方向の磁界が無視できない大きさとな り、積層チップインダクタの性能低下等の影響を及ぼす ことになる。が、フェライトシートにおいてスルーホー ルを、実施例1および図1、さらには実施例2および図 2に示されるように、導体パターン同士が相互に直交す る位置すなわちフェライトシートの四隅部に穿設するこ とによってコイル導体が形成する磁界方向に対し垂直方 向にスルーホールが形成する磁界による上記の影響が小 さくなることになる。

【0009】すなわち本発明は、第1に、積層されたフ エライトシートからなる積層体に内設されたコイル導体 がスルーホールを介してらせん状に周回し、その始端と 終端とが該積層体の側面に形成されたそれぞれ別の外部 端子に接続されてなる積層チップインダクタにおいて、 それぞれ主経路導体と副経路導体とをなし両端部が相互 に接続されて2重導体パターンを形成する同形状の導体 パターンを有し積み重ねられた2枚のフェライトシート の組がさらに複数組積み重ねられ、隣接する該組の該導 体パターン同士が相互に直交する位置において柱状のス ルーホールによって接続されてらせん状に周回する2重 コイル導体が形成されていることを特徴とする積層チッ プインダクタ;第2に、積層されたフェライトシートか らなる積層体に内設されたコイル導体がスルーホールを 介してらせん状に周回し、その始端と終端とが該積層体 の側面に形成されたそれぞれ別の外部端子に接続されて なる積層チップインダクタにおいて、それぞれ主経路導 体と副経路導体とをなし両端部が相互に接続されて2重 導体パターンを形成する同形状の導体パターンを表裏両 面に有するフェライトシートが、スルーホールを有し導 体パターンを有しない間挟フェライトシートを介して複 数枚積み重ねられ、該間挟フェライトシートを介して対 40 向する該導体パターン同士が相互に直交する位置におい て柱状のスルーホールによって接続されてらせん状に周 回する2重コイル導体が形成されていることを特徴とす る積層チップインダクタ;第3に、前記フェライトシー トの平面形状が矩形であり、前記導体パターンが3/4 ターン以下であり、前記柱状のスルーホールが該フェラ イトシート平面の四隅部に穿設されてなる、第1または 2記載の積層チップインダクタ;第4に、前記柱状のス ルーホールは、少なくとも3つのスルーホールが厚み方 向に重なって形成されていることを特徴とする第1また 50 ートとする。

は2記載の積層チップインダクタ;第5に、前記柱状の スルーホールは、前記コイル導体よりも低い直流抵抗値 を有することを特徴とする第1または2記載の積層チッ プインダクタ、を提供することにある。

【0010】なお、導体パターンの両端部が相互に接続 されること、すなわち、コイル導体の部分を分岐するこ とは、隣接するグリーンシートに描かれたコイル導体の パターンを同一にしスルーホールを介在して接続するこ とを言う。言い換えると同一のコイル導体パターンを形 10 成したグリーンシートを2枚ずつ重ね合わせること、あ るいは一枚のグリーンシートの表裏両面に同じコイル導 体パターンを形成することを実質上意味する。

#### [0011]

【発明の実施の形態】グリーンシート上に形成されたコ イル導体は細く且つ薄く形成され導体自体は直流抵抗値 が高いが二重に形成されることによって直流抵抗値を下 げることになる。スルーホールを貫通する導体は前記グ リーンシート上に形成されたコイル導体に比べて柱状に 形成されている。したがって其の直流抵抗値はグリーン シート上に形成された導体よりもはるかに低い抵抗値と なる。これにより、2重のコイル導体の抵抗値低減の効 果をより一層向上させることができる。

【0012】上述のように本発明において抵抗値を下げ 得るのは従来と同一のコイル導体幅と厚さであっても複 数個の分岐を形成することによってコイル導体の断面積 が結果として大きくなるからである。

【0013】また2個のコイル導体を独立してもつイン ダクタにおいてはコイルピッチを二分の一ずらす必要が 生じるが本発明の場合は単一のコイルであるため同一ピ ッチコイルの複数個印刷でよく製造が容易になる。

#### [0014]

30

【実施例1】図1は本発明の一実施例における積層チッ プインダクタの積層順序を示す分解斜視図である。これ を参照しつつ以下に説明する。なお説明上、図1におい てはチップ素子1個分のパターンを示している。

- (1) Fe<sub>2</sub> O<sub>3</sub> 48 ± N%、 ZnO 24 ± N%、 NiO 18モル%、CuO 10モル%の比率で計量 したフェライト磁性体用原材料をボールミルにて15時 間湿式混合を行う。
- (2) 得られた混合物を乾燥粉砕後、700~800℃ にて1時間仮焼する。
  - (3) 上記仮焼体をボールミルにて15時間湿式粉砕 後、乾燥、粉砕する。
  - (4) 得られた材料粉末に対してバインダー10~15 重量%、トルエン20重量%、エタノール20重量%お よびプタノール40重量%を添加し、ボールミルにて1 5時間混合する。
  - (5) 得られたスラリーをドクターブレード法を用い て、膜厚25~40μmの長尺なフェライトグリーンシ

(6) ついで適当な大きさの矩形に切断したフェライト からなるグリーンシート片1の周縁近くの必要な場所に スルーホール2を設けた後、Agペーストをスクリーン 印刷法によってシート片1の周縁回り近くに塗布し、内 部導体コイル用のほぼC形、U形、G形になるパターン 3を形成する。なお此のとき主経路の内部導体に接続す るためのスルーホール2を分散して設け且つ主経路と同 一パターンの副経路内部導体を印刷したシートも作製し ておく。なお上記主副経路は説明のために付けた名称で あり、どの経路を主にどの経路を副に選んでもよいこと 10 数に積層する。図2に示した例ではコイルのみのパター は勿論である。また、その個々の断面積は等しくても異 なっていてもよい。さらに両経路を印刷したシートの厚 さの和が一定であれば、各経路のシート厚が異なってい てもよく、もちろん同じでもよく、さらに3つ以上の経 路を設けてもよいことは勿論である。

(7) 上述のようにして得られた導体パターンの印刷済 みのシートを図1のように所定枚数に積層する。なお図 1に示した例ではコイルのみのパターン3が5ターンで あって合計14枚のシート片1が積層されておりスルー ホール2を介在した接続部はパターン同士が相互に直交 20 する位置、すなわちシート片の四隅の四カ所である。ま た此のとき主経路と副経路が接続されるように交互に積 み重ねられている。さらにパターンが印刷されていない 複数枚のシートを印刷済みシートの上下に重ね0.5 t /cm²の圧力で圧着し積層インダクタ素子の集合体を 得る。

- (8) 得られた集合体を裁断して個々の積層インダクタ 素子とし此等を500℃にて1時間脱バインダー処理を 行った後、850~900℃で1時間焼成する。
- (9) 焼成体にAgペーストを浸漬法により塗布して外 30 部電極とし150℃にて15分間乾燥後600℃にて1 0分間焼き付けを行って積層チップインダクタを得る。 [0015]

【実施例2】図2は本発明による別の実施態様における 積層順序を示す分解斜視図である。なお図2のパターン はチップ素子1個分のパターンを示しており、また図2 においては裏面の印刷は説明のため少しずらした点線で 示されている。以下に此の図を参照しつつ説明する。

(1)~(5): 実施例1と同じ要領で長尺なフェライ トシートを作成する。

(6) ついで適当な大きさの矩形に切断したフェライト からなるシート片1の周縁近くの必要な場所にスルーホ ール2を設けた後、その両面にAgペーストをスクリー ン印刷法によってシート片1の周縁回り近くに塗布して 内部導体コイル用のほぼC形、U形、G形になるパター ン3を形成する。なお此の場合、所定の位置にスルーホ ールである窓4をあけた印刷していないシートも作成し ておく。

(7) 次に得られたパターン印刷済みのシートを所定枚 ン3が5ターンであって合計7枚のシート片1が積層さ れておりスルーホール2を介在した接続部はパターン同 士が相互に直交する位置、すなわちシート片の四隅の四 カ所である。なお上下の内部導体が接続される位置に印 刷されていないシートのスルーホールである窓4がくる ように間に挟み込み交互に積み重ねるためシートの総計 は13枚になる。さらに印刷されていない複数枚のシー トを印刷済みシートの上下に重ねて0.5 t/cm² の圧力で圧着し積層インダクタ素子の集合体を得る。

(8)、(9):実施例1と同じ要領で積層チップイン ダクタを得る。

[0016]

【発明の効果】以上に説明したように本発明によるとイ ンダクタの巻き数を増加することなく内部導体コイルの 直流抵抗値を低くでき電流を多く流すことができる。加 えて本発明によると品質係数のQが向上し、コイル導体 が形成する磁界に対しスルーホールによって形成される 垂直方向の磁界による影響が小さい高性能な積層チップ インダクタを安価に提供できることになる。

【図面の簡単な説明】

【図1】本発明の一実施例における積層順序を示す分解 斜視図である。

【図2】本発明の別の実施態様における積層順序を示す 分解斜視図である。

【符号の説明】


1・・・フェライトグリーンシート片

2・・・スルーホール

3・・・コイル用パターン

4・・・スルーホールまたは窓

40



## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-358016

(43) Date of publication of application: 26.12.2001

(51)Int.CI.

H01F 17/00

(21)Application number: 2001-135437

(71)Applicant: TAIYO YUDEN CO LTD

(22)Date of filing:

28.12.1991


(72)Inventor: ONO SHUNICHI

## (54) LAMINATED CHIP INDUCTOR

## (57)Abstract:

PROBLEM TO BE SOLVED: To provide a high-performance laminated chip inductor at a low cost, where DC resistance is small less effected by a magnetic field generated by a through hole, with no need for increased number of turns.

SOLUTION: At forming a coil pattern 3 by printing a conductor paste on a ferrite sheet 1, two sheets with the same coil patterns are stacked to branch a part of a coil conductor, and connection with a through-hole conductor is repeated at four corners where the patterns are orthogonal to each other on the ferrite sheet piece 1, constituting a single coil.



## **LEGAL STATUS**

[Date of request for examination]

02.05.2001

[Date of sending the examiner's decision of rejection]

04.11.2003

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

2003-23480

rejection]

[Date of requesting appeal against examiner's decision of 04.12.2003 rejection

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

#### \* NOTICES \*

Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

#### **CLAIMS**

## [Claim(s)]

[Claim 1] A conductor goes around spirally through a through hole. a coil installed inside a layered product which consists of a ferrite sheet by which the laminating was carried out -- In a laminating chip inductor which it comes to connect with a respectively different external terminal with which the start edge and termination were formed in the side of this layered product Two or more more sets of groups of a ferrite sheet of two sheets which has a conductor pattern of the shape of isomorphism which a conductor is mutually connected in nothing both ends, and forms a double conductor pattern, and was accumulated are accumulated. respectively -- a main path -- a conductor and alternative pathway -- a double coil which a pillar-like through hole connects in a location which intersects perpendicularly mutually, and these conductor patterns of this adjoining group go around spirally -- a laminating chip inductor characterized by forming a conductor.

[Claim 2] A conductor goes around spirally through a through hole. a coil installed inside a layered product which consists of a ferrite sheet by which the laminating was carried out -- In a laminating chip inductor which it comes to connect with a respectively different external terminal with which the start edge and termination were formed in the side of this layered product respectively -- a main path -- a conductor and alternative pathway -- a ferrite sheet which has a conductor pattern of the shape of isomorphism which a conductor is mutually connected in nothing both ends, and forms a double conductor pattern to front reverse side both sides While having a through hole and not having a conductor pattern, two or more sheets are accumulated through a \*\* ferrite sheet. a double coil which a pillar-like through hole connects in a location which intersects perpendicularly mutually, and these conductor patterns that counter through a \*\* ferrite sheet between these go around spirally -- a laminating chip inductor characterized by forming a conductor.

[Claim 3] A laminating chip inductor according to claim 1 or 2 which the shape of a plan type of said ferrite sheet is a rectangle, and said conductor pattern is 3/4 or less \*\*\*\*\*\*, and comes to puncture a through hole of the shape of said pillar the four-corners section of this ferrite sheet flat surface.

[Claim 4] A through hole of the shape of said pillar is a laminating chip inductor according to claim 1 or 2 characterized by lapping and forming at least three through holes in the thickness direction.

[Claim 5] a through hole of the shape of said pillar -- said coil -- a laminating chip inductor according to claim 1 or 2 characterized by having a direct-current-resistance value lower than a conductor.

## [Translation done.]

### \* NOTICES \*

Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

#### **DETAILED DESCRIPTION**

[Detailed Description of the Invention] [0001]

[The technical field to which invention belongs] This invention relates to the inductor of a laminating chip form. [0002]

[Description of the Prior Art] One inner conductor goes in the green sheet of a ceramic with which it was superimposed on the laminating chip inductor using laminating technology around spirally from the former. That is, a laminating chip inductor is an inductor of the chip configuration which the respectively different external electrode terminal was connected to the start edge and termination of an inner conductor, and was united with them while it intervenes the through hole established in sheets, such as \*\*, and connects the conductor between sheets.

[0003] In addition, as the manufacture method of a laminating chip inductor, the method of printing by turns the ceramics which becomes an inner conductor and the base of an inductor, and carrying out a laminating with thick-film-screen-printing technology, is also adopted instead of carrying out the laminating of the sheet.

[0004]

[Problem(s) to be Solved by the Invention] While a miniaturization is demanded also in a laminating chip inductor, a still bigger inductance is demanded in many cases. In order to obtain a big inductance, when the number of turns was made [ many ], there was a trouble that Q of a large next door quality factor fell [ a direct-current-resistance value ]. [0005] That is, when using it as an inductor, the lower one of the direct-current-resistance value is desirable. Most direct-current-resistance values are resistance of an inner conductor, and in order to make \*\* low, it will shorten the overall length of an inner conductor, and should just enlarge the cross section to current. However, since the overall length of an inner conductor has length required in order to obtain a desired inductance, in order to make a direct-current-resistance value low at the same time it obtains a big inductance, the method of enlarging the cross section of a conductor, i.e., the product of the width of face of a conductor and thickness, will be taken. Since the base portion of the ceramics along which magnetic flux passes will decrease if width of face of a conductor is enlarged, an inductance value decreases. Moreover, there were problems, such as difficulty on printing and distortion generating at the time of sticking by pressure, in thickening a conductor. It was difficult to make low the direct-current-resistance value of an inner conductor, as stated above.

[0006] In order to solve this, the design of having arranged the inner conductor of a mutually different couple in independent in the same chip, and connecting the portions of the beginnings, such as \*\*, and the last portions, respectively was also shown. however, the base same in this case -- two coils -- in order to install a conductor inside, layout and a process became complicated, lifting of cost was imitated, and there was a defect of \*\*.

[0007] Therefore, the object of this invention is to make a direct-current-resistance value low and offer the laminating chip inductor of high performance cheaply, without increasing a number of turns.

[Means for Solving the Problem] in order that this invention person may attain the above-mentioned object -- creation of a laminating chip inductor -- hitting -- a coil -- research was advanced about a point which makes a direct-current-resistance value of a conductor low. consequently, a coil -- it found out that a direct-current-resistance value could be made low by branching in some conductors and forming two or more paths. specifically, it piles up at a time each other's two ferrite green sheets in which the same conductor pattern was formed -- making -- a through hole -- it is repeating connecting with a conductor. moreover, as it replaces with this and is shown in an example 2 and drawing 2, a ferrite green sheet which does not have a conductor pattern for a ferrite green sheet in which the same conductor pattern was formed to front reverse side both sides is inserted in between, and is piled up mutually -- making -- a through hole -- connecting with a conductor is also repeatable. if it puts in another way -- a single coil -- though it was a conductor, it

found out that a direct-current-resistance value could be made low and an above-mentioned technical problem could be solved by forming two or more paths which branched selectively. Three through holes will lap and 2 sets, i.e., the 4th page, of continuous conductor patterns which were piled up here in the above-mentioned case will be connected in one through hole which became pillar-shaped. Since thickness lay length increases about 3 times as compared with a through hole in a coil of one conventional layer, this through hole serves as magnitude which cannot disregard a magnetic field of a coil and a vertical magnetic field which are generated by this through hole, and will do effect of degradation of a laminating chip inductor etc. in \*\* and a ferrite sheet, as further shown in an example 2 and drawing 2, conductor patterns drill a through hole in the four-corners section of an example 1 and drawing 1, and a location, i.e., a ferrite sheet, that intersects perpendicularly mutually -- a coil -- effect of the above by magnetic field which a through hole forms perpendicularly to the direction of a magnetic field which a conductor forms will become small. [0009] A conductor goes around spirally through a through hole, namely, a coil installed inside a layered product which this invention becomes from a ferrite sheet by which the laminating was carried out to the 1st -- In a laminating chip inductor which it comes to connect with a respectively different external terminal with which the start edge and termination were formed in the side of this layered product Two or more more sets of groups of a ferrite sheet of two sheets which has a conductor pattern of the shape of isomorphism which a conductor is mutually connected in nothing both ends, and forms a double conductor pattern, and was accumulated are accumulated. respectively -- a main path -- a conductor and alternative pathway -- a double coil which a pillar-like through hole connects in a location which intersects perpendicularly mutually, and these conductor patterns of this adjoining group go around spirally -laminating chip inductor; characterized by forming a conductor -- to the 2nd A conductor goes around spirally through a through hole. a coil installed inside a layered product which consists of a ferrite sheet by which the laminating was carried out -- In a laminating chip inductor which it comes to connect with a respectively different external terminal with which the start edge and termination were formed in the side of this layered product respectively -- a main path -- a conductor and alternative pathway -- a ferrite sheet which has a conductor pattern of the shape of isomorphism which a conductor is mutually connected in nothing both ends, and forms a double conductor pattern to front reverse side both sides While having a through hole and not having a conductor pattern, two or more sheets are accumulated through a \*\* ferrite sheet, a double coil which a pillar-like through hole connects in a location which intersects perpendicularly mutually, and these conductor patterns that counter through a \*\* ferrite sheet between these go around spirally -laminating chip inductor; characterized by forming a conductor -- to the 3rd The shape of a plan type of said ferrite sheet is a rectangle, and said conductor pattern is 3/4 or less \*\*\*\*\*\*. To the 4th, The 1st which comes to puncture a through hole of the shape of said pillar the four-corners section of this ferrite sheet flat surface, or a laminating chip inductor given in two; a through hole of the shape of said pillar To the 5th, The 1st characterized by lapping and forming at least three through holes in the thickness direction, or a laminating chip inductor given in two; a through hole of the shape of said pillar said coil -- it is in offering a laminating chip inductor the 1st characterized by having a directcurrent-resistance value lower than a conductor, or given in two.

[0010] in addition, both ends of a conductor pattern are connected mutually, i.e., a coil, -- a coil drawn on a green sheet with which branching a portion of a conductor adjoins -- a pattern of a conductor is made the same and it says intervening and connecting a through hole. In other words, it means on parenchyma piling up at a time two green sheets in which the same coil conductor pattern was formed, or forming the same coil conductor pattern as front reverse side both sides of a green sheet of one sheet.

[0011]

[Embodiment of the Invention] the coil formed on the green sheet -- a conductor is formed thinly and thinly -- having -- a conductor -- although the direct-current-resistance value of the very thing is high, a direct-current-resistance value will be lowered by being formed in a duplex. the coil with which the conductor which penetrates a through hole was formed on said green sheet -- compared with the conductor, it is formed in the shape of a pillar. Therefore, the direct-current-resistance value turns into resistance far lower than the conductor formed on the green sheet, thereby -- the coil of a duplex -- the effect of resistance reduction of a conductor can be raised further.

[0012] forming two or more branching, even if the same coil conductor width as the former and thickness may lower resistance in this invention as mentioned above -- a coil -- it is because the cross section of a conductor becomes large as a result.

[0013] moreover, two coils -- the inductor which has a conductor independently -- setting -- 1 of bisection of a coil pitch -- since it is a single coil when it is this invention, although it will be necessary to shift -- the same pitch coil -- two or more manufactures become easy well by printing.

[0014]

[Example 1] <u>Drawing 1</u> is the decomposition perspective diagram showing the built-up sequence of the laminating chip

inductor in one example of this invention. It explains below, referring to this. In addition, in <u>drawing 1</u>, the pattern for one chip type element is shown on explanation.

- (1) Fe 2O3 48-mol %, ZnO 24-mol %, NiO 18-mol %, CuO A ball mill performs wet blending for the raw material for the ferrite magnetic substance measured by the ten-mol % of ratio for 15 hours.
- (2) Carry out temporary quenching of the obtained mixture at 700-800 degrees C after drying grinding for 1 hour.
- (3) A ball mill dries and grinds the above-mentioned temporary-quenching object after 15-hour wet grinding.
- (4) Add 10 15 % of the weight of binders, 20 % of the weight of toluene, 20 % of the weight of ethanol, and 40 % of the weight of butanols to the obtained material powder, and mix with a ball mill for 15 hours.
- (5) Let the obtained slurry be the long picture ferrite green sheet of 25-40 micrometers of thickness using a doctor blade method.
- (6) Subsequently, apply Ag paste near the circumference of a periphery of the sheet piece 1 with screen printing, and form the pattern 3 which becomes the about C forms for inner conductor coils, U form, and G form, after establishing a through hole 2 in the required location near [ which consists of a ferrite cut to the rectangle of suitable magnitude ] the periphery of the green sheet piece 1. In addition, the sheet which distributed and formed the through hole 2 for connecting with the inner conductor of a main path at this time, and printed the alternative pathway inner conductor of the same pattern as the main path is also produced. In addition, the above-mentioned main-sub path is the name attached for explanation, and, of course, you may mainly choose any path as \*\* for any path. Moreover, even if each cross section of the is equal, it may differ the sheet thickness of each path may differ and natural, if the sum of the thickness of the sheet which furthermore printed both paths is fixed -- being the same -- of course, three more or more paths may be established
- (7) Carry out the laminating of the sheet [finishing / printing of the conductor pattern obtained as mentioned above] to predetermined number of sheets like <u>drawing 1</u>. In addition, in the example shown in <u>drawing 1</u>, the patterns 3 of only a coil are five turns and the inlet connection which the laminating of the sheet piece 1 of a total of 14 sheets is carried out, and intervened the through hole 2 is four places of the four corners of the location where patterns intersect perpendicularly mutually, i.e., a sheet piece. Moreover, it is put by turns so that a main path and alternative pathway may be connected at this time. A printed sheet piles up the sheet of two or more sheets with which the pattern furthermore is not printed up and down, and they are 0.5 t/cm2. It is stuck by pressure by the pressure and the aggregate of a laminating inductor element is obtained.
- (8) Cut out the obtained aggregate, consider as each laminating inductor element, and calcinate \*\* etc. at 850-900 degrees C for 1 hour after performing debinder processing at 500 degrees C for 1 hour.
- (9) Ag paste is applied to a baking object by dip coating, consider as an external electrode, and 600 degrees C performs baking for 10 minutes after desiccation for 15 minutes at 150 degrees C, and obtain a laminating chip inductor. [0015]
- [Example 2] <u>Drawing 2</u> is the decomposition perspective diagram showing the built-up sequence in another embodiment by this invention. In addition, the pattern of <u>drawing 2</u> shows the pattern for one chip type element, and printing on the back is shown in <u>drawing 2</u> by the dotted line shifted a little for explanation. It explains referring to this drawing below. (1) -(5): -- a long picture ferrite sheet is created in the same way as an example 1.
- (6) Subsequently, form the pattern 3 which applies Ag paste to the both sides near the circumference of a periphery of the sheet piece 1 with screen printing, and becomes the about C forms for inner conductor coils, U form, and G form after establishing a through hole 2 in the required location near [ which consists of a ferrite cut to the rectangle of suitable magnitude ] the periphery of the sheet piece 1. In addition, the sheet which opened in the position the aperture 4 which is a through hole in this case and which is not printed is also created.
- (7) Carry out the laminating of the sheet [finishing / pattern printing] obtained next to predetermined number of sheets. In the example shown in drawing 2, the patterns 3 of only a coil are five turns and the inlet connection which the laminating of the sheet piece 1 of a total of seven sheets is carried out, and intervened the through hole 2 is four places of the four corners of the location where patterns intersect perpendicularly mutually, i.e., a sheet piece. In addition, in order to put in between and to put by turns so that the aperture 4 which is the through hole of the sheet which is not printed by the location where an up-and-down inner conductor is connected may come, the grand total of a sheet becomes 13 sheets. Printed sheets are the sheet of two or more sheets which furthermore is not printed in piles up and down 0.5 t/cm2 It is stuck by pressure by the pressure and the aggregate of a laminating inductor element is obtained. (8) (9): Obtain a laminating chip inductor in the same way as an example 1.

[Effect of the Invention] Without increasing the number of turns of an inductor according to this invention, as explained above, the direct-current-resistance value of an inner conductor coil can be made low, and many current can be passed.

in addition -- according to this invention -- Q of a quality factor -- improving -- a coil -- the effect by the magnetic field of the perpendicularly it is formed of a through hole to the magnetic field which a conductor forms can offer a small highly efficient laminating chip inductor cheaply.


[Translation done.]

## \* NOTICES \*


Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

### **DRAWINGS**



[Drawing 2]



[Translation done.]